Flashcard FC377875
Qual microarquitetura priorizava frequências de clock muito altas com pipeline extremamente profundo e adotava um 'trace cache' em vez do cache L1 de instruções?
Processador
Instituto Consulplan · 2020
Qual microarquitetura priorizava frequências de clock muito altas com pipeline extremamente profundo e adotava um 'trace cache' em vez do cache L1 de instruções?
Mostrar resposta e comentário
Resposta
NetBurst.Explicação: Projetada para priorizar clock elevado com pipeline muito profundo.
Usava trace cache para armazenar instruções já decodificadas (micro-ops), aliviando o decodificador.
Introduziu instruções SIMD como SSE2 e depois SSE3, e modelos posteriores receberam extensão de 64 bits (Intel 64/EM64T).
Trade-offs: maior consumo de energia e menor eficiência por ciclo (IPC) devido ao pipeline profundo.
Veja como foi cobrado:
https://flashcardsconcursos.com.br/portal/flashcard/375105
Conteúdo do catálogo FC Concursos · Atualizado em