Questão FC374266
Em arquiteturas que trabalham com paralelismo ao nível de instruções, existe a execução em pipeline. O processamento em pipeline divide a execução de instruções em várias partes, c
Processador
FCC · 2022
Em arquiteturas que trabalham com paralelismo ao nível de instruções, existe a execução em pipeline. O processamento em pipeline divide a execução de instruções em várias partes, cada uma das quais tratada por um hardware dedicado exclusivamente a ela. Considere o funcionamento de um pipeline de 5 estágios:
O estágio 1 busca a instrução da memória e a armazena em um buffer até o momento de executá-la.
No estágio A ocorre a execução da instrução utilizando os dados.
No estágio B ocorre a busca dos operandos na memória ou nos registradores.
No estágio C o resultado do processamento é escrito em um registrador.
No estágio D ocorre a decodificação da instrução, determinando tipo e operandos.
Os estágios A, B, C e D correspondem, correta e respectivamente, a
- 4 − 3 − 5 − 2.
- 4 − 5 − 2 − 3.
- 3 − 5 − 2 − 4.
- 2 − 3 − 4 − 5.
- 3 − 4 − 5 − 2.
Mostrar resposta e comentário
Gabarito
A
Comentário do professor
No pipeline clássico de 5 estágios as fases são: 1 – busca de instrução (IF); 2 – decodificação e leitura de registradores (ID); 3 – execução / cálculo de endereço (EX); 4 – acesso à memória de dados (MEM); 5 – escrita do resultado no registrador (WB).
Relacionando com as descrições da questão: o estágio A, que trata do uso dos dados em operação, corresponde ao acesso aos operandos na memória quando estes não estão em registradores — ou seja, 4 (MEM).
O estágio B representa a aplicação da operação (cálculo/execução) — 3 (EX).
O estágio C escreve o resultado no registrador — 5 (WB).
O estágio D faz a decodificação e leitura dos registradores — 2 (ID).
Portanto, a sequência correta é 4 − 3 − 5 − 2.
Conteúdo do catálogo FC Concursos · Atualizado em